首页> 外文OA文献 >Scalable FPGA Architectures for LMMSE-based SIMO Chip Equalizer in HSDPA Downlink

【2h】

Scalable FPGA Architectures for LMMSE-based SIMO Chip Equalizer in HSDPA Downlink

机译：HSDPA下行链路中基于LMMSE的SIMO芯片均衡器的可扩展FPGA架构

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

摘要
著录项
相似文献
相关主题

摘要

Conference Paper

机译：会议论文

著录项

作者
Guo, Yuanbin; McCain, Dennis; Zhang, Jianzhong (Charlie); Cavallaro, Joseph R.;
展开▼
作者单位

展开▼
年度 2005
总页数
原文格式 PDF
正文语种 eng
中图分类

相似文献

外文文献
中文文献
专利

1. Performance comparison of HSDPA downlink equalizers [J] . Chi-Min Li, Jia-ChyiWu, Jia-Ching Huang, AEU: Archiv fur Elektronik und Ubertragungstechnik: Electronic and Communication . 2009,第4期

机译：HSDPA下行均衡器的性能比较
2. Energy Aware Algorithm and Implementation of SDR Oriented HSDPA Chip Level Equalizer [J] . Min Li, Bruno Bougard, Liesbet Van Der Perre, Journal of signal processing systems for signal, image, and video technology . 2009,第2a3期

机译：面向SDR的HSDPA芯片级均衡器的能量感知算法和实现
3. Practical Chip-level Equalizers in HSDPA [J] . Minjae Park, Woonsik Lee, Minh-Viet Nguyen, Journal of Computers . 2008,第4期

机译：HSDPA的实用芯片级别均衡器
4. Scalable FPGA Architectures for LMMSE-based SIMO Chip Equalizer in HSDPA Downlink [C] . Yuanbin Guo, Dennis McCain, Jianzhong Zhang, Asilomar Conference on Signals, Systems Computers . 2003

机译：基于LMMSE的SIMO芯片均衡器的可扩展FPGA架构在HSDPA下行链路中
5. Channel equalization algorithms for MIMO downlink and ASIP architectures. [D] . Radosavljevic, Predrag. 2004

机译：MIMO下行链路和ASIP体系结构的信道均衡算法。
6. A Scalable FPGA Architecture for Randomly Connected Networks of Hodgkin-Huxley Neurons [O] . Kaveh Akbarzadeh-Sherbaf, Behrooz Abdoli, Saeed Safari, 2018

机译：用于霍奇金-赫克斯利神经元随机连接网络的可扩展FPGA架构
7. FFT-Accelerated Iterative MIMO Chip Equalizer Architecture For CDMA Downlink [O] . Yuanbin Guo, Dennis Mccain, Joseph R. Cavallaro 2012

机译：CDMA下行链路的FFT加速迭代MIMO芯片均衡器架构

Scalable FPGA Architectures for LMMSE-based SIMO Chip Equalizer in HSDPA Downlink

摘要

著录项

相似文献

相关主题

期刊订阅